

1. BIOGRAFIA ESSENZIALE

Laurea in Fisica conseguita presso l'Università degli Studi di Modena nel 1989 con il punteggio di 110/110 e la lode.

Ammesso al corso di Dottorato di Ricerca in Ingegneria Elettronica e Telecomunicazioni presso l'Università degli Studi di Padova nel 1991.

Education Abroad Program (EAP) graduate student presso l'Università di California a Santa Barbara, USA, da settembre 1993 a luglio 1994.

Titolo di Dottore di Ricerca conseguito nel luglio 1994 discutendo una tesi sulla simulazione e caratterizzazione degli effetti indotti da elettroni caldi in dispositivi MESFET e HEMT in GaAs.

Borsa di studio di Padova Ricerche, dedicata allo studio dell'affidabilità di transistor bipolari in polisilicio presso il Dipartimento di Elettronica e Informatica dell'Università di Padova da luglio 1994 a dicembre 1994.

Ricercatore nel S.S.D. I21 (elettronica) presso il Dipartimento di Elettronica e Informatica dell'Università di Padova dal 23 dicembre 1994, con conferma in ruolo dal 23 dicembre 1997.

Professore Associato nel S.S.D. ING-INF/01 (elettronica) presso il Dipartimento di Elettronica e Informatica (dal 1 giugno 2002, Dipartimento di Ingegneria dell'Informazione) dell'Università di Padova dal 1 novembre 1998, con conferma in ruolo dal 1 novembre 2001.

Periodo di ricerca su invito come Visiting Scientist presso il Rutherford Appleton Laboratory, Oxfordshire, UK, dove ha contribuito alla progettazione di un sistema integrato di lettura per l'inner tracker del Compact Muon Solenoid (CMS), uno dei sei rivelatori di particelle del Large Hadron Collider (LHC) del CERN.

Abilitazione scientifica nazionale in data 4 febbraio 2014 alle funzioni di Professore di prima fascia nel settore concorsuale 09/E3 – Elettronica, bando 2012.

Professore Ordinario (L. 240/10) nel S.S.D. ING-INF/01 (elettronica) presso il Dipartimento di Ingegneria dell'Informazione dell'Università di Padova dal 1 marzo 2016.

2. ATTIVITÀ DI RICERCA

Andrea Neviani è responsabile del laboratorio ICARUS (Integrated Circuits for Analog and Radiofrequency Micro-Systems) del DEI, Università di Padova, dove vengono portate avanti diverse linee di ricerca relative alla progettazione di circuiti integrati analogici e a radiofrequenza (RF).

Nella prima parte della sua carriera, che grosso modo coincide con il periodo di dottorato e il servizio come ricercatore universitario, Andrea Neviani ha contribuito, attraverso lo sviluppo di simulatori

numerici e modelli fisici, allo studio degli effetti da elettroni caldi e all'ottimizzazione di dispositivi in semiconduttori composti rispetto ai fenomeni di pre-avalanche e breakdown.

Al contempo, ha collaborato con STMicroelectronics per studiare gli effetti delle variazioni di processo su circuiti integrati CMOS, in particolare librerie di celle standard, contribuendo allo sviluppo di modelli realistici e di strumenti CAD per l'analisi di caso peggiore e per la previsione del clock skew.

Dal 2000 circa si è dedicato allo studio e al progetto di circuiti integrati analogici, dapprima per l'elaborazione dei segnali in banda base, quindi per sistemi a radiofrequenza e alle onde millimetriche, più recentemente per anche per il power management.

Le idee e i risultati teorici di tale attività di ricerca sono stati verificati sperimentalmente con la progettazione, la realizzazione e il testing di oltre 40 prototipi in tecnologie CMOS, BiCMOS e bipolari.

La qualità dei risultati è documentata da oltre 140 pubblicazioni su riviste e atti di conferenze internazionali con peer review censite dal database Scopus che hanno ottenuto oltre 7000 citazioni con un h-index pari a 24.

I risultati scientifici principali relativi a questo filone di attività sono stati i seguenti (riportati grosso modo in ordine temporale inverso):

Progetto di un neurostimolatore impiantabile per retina artificiale con sistema di trasmissione dei dati e della potenza wireless basato su link induttivo.

Progetto di amplificatori di potenza in tecnologia bipolare e BiCMOS a banda larga e con soluzioni per mitigare la distorsione AM – PM per applicazioni radar in banda X e applicazioni 5G in banda K.

Sviluppo di ricetrasmittitori completi basati su radio a impulsi UWB per applicazioni nel campo delle reti di sensori wireless e sistemi di acquisizione di segnali neuronali, tra cui due circuiti che attualmente detengono il record di efficienza energetica rispettivamente per trasmettitori UWB a impulsi e ricevitori UWB non coerenti.

Sviluppo di un ricetrasmittitore completo per un radar Stepped-Frequency Continuous Wave per applicazioni di imaging biomedicale, con particolare riferimento alla diagnosi precoce del tumore al seno. Il lavoro è partito da un'analisi a livello di sistema con simulazione elettromagnetica delle onde trasmesse e riflesse per determinare l'architettura ottimale e le specifiche dei blocchi circuitali, ha incluso la progettazione a livello di transistor e il layout di più prototipi ed è stato completato con verifiche sperimentali di derivazione di immagini da bersagli realistici. Le prestazioni del ricetrasmittitore, che è il primo ad essere realizzato in forma integrata per questo tipo di applicazioni, sono risultate confrontabili con quelle ottenute usando un VNA da laboratorio.

Progetto di blocchi circuitali innovativi in banda X e banda K per: sistemi radar, sistemi a schiera di antenne (phased array), infrastruttura per la rete cellulare.

Studio dell'injection locking applicato alla realizzazione di divisori di frequenza a basso consumo di area e potenza in tecnologia CMOS standard con soluzioni circuitali che rendono il dispositivo facilmente scalabile. La validità della tecnica è stata dimostrata progettando e verificando

sperimentalmente: un divisore di frequenza per due a larga banda (da S a Ku); un divisore di frequenza per quattro, utilizzato per realizzare un oscillatore locale per GSM a partire da un VCO operante in banda Ku; un divisore per sette a bassissimo consumo utilizzato nella sintesi del segnale di clock in sistemi Bluetooth.

Progetto di blocchi circuitali innovativi in tecnologia CMOS per sistemi di comunicazione UWB ad alto data-rate, tra cui: il front-end di un ricevitore costituito da LNA, mixer in quadratura e un innovativo filtro notch per l'attenuazione degli interferenti con frequenza sintonizzabile; un VCO dual-band in cui i due modi di oscillazione vengono ottenuti configurando un risuonatore basato su un trasformatore integrato come rete a una porta o rete a due porte, un sintetizzatore di frequenza basato su injection-locking sub-armonico che permette di effettuare salti di frequenza con transistori di durata pari a pochi ns.

Sviluppo di circuiti analogici non lineari per la decodifica di canale tra cui il primo decodificatore turbo analogico per un codice di interesse pratico riportato in letteratura. Il prototipo, realizzato in tecnologia CMOS da 0.35 μm , ha dimostrato un consumo di energia di circa un fattore 10 al di sotto rispetto alle implementazioni digitali dello stesso periodo.

Progettazione e realizzazione di un front-end CMOS a due canali (con LNA, filtri passa-banda, conversione A/D) per pacemaker cardiaci con l'utilizzo di soluzioni innovative, basate su tecniche log-domain, per mantenere un buon SNR al diminuire della tensione di batteria.

3. ATTIVITÀ DIDATTICA

Il gruppo coordinato da Andrea Neviani ha introdotto per la prima volta al DEI un insieme di corsi che coprono le aree principali del progetto di circuiti integrati (progetto di blocchi analogici e RF fondamentali; progetto di filtri e convertitori; progettazione VHDL di circuiti logici programmabili; flusso di progettazione digitale avanzato per ASIC).

Andrea Neviani ha ottenuto finanziamenti dall'Ateneo e dal Ministero per la creazione nel 2000 del primo laboratorio di CAD per l'elettronica integrata del Dipartimento di Ingegneria dell'informazione. Attualmente il laboratorio è dotato di 40 postazioni fisiche e di un server virtuale per esercitazioni in collegamento remoto, equipaggiate con strumenti CAD allo stato dell'arte per la progettazione circuiti analogici e RF, per il flusso di progettazione digitale completo, e strumenti specifici per la progettazione con FPGA/CPLD.

Ha insegnato nella Laurea quinquennale e nel Diploma del vecchio ordinamento, nella Laurea triennale e nella Laurea specialistica/magistrale, tenendo corsi di base di elettronica analogica e digitale e corsi avanzati di progettazione di circuiti integrati analogici e digitali con annessa attività pratica in laboratorio CAD. Ha tenuto inoltre 5 corsi per la Scuola di dottorato in Ingegneria dell'informazione.

È stato supervisore di 14 studenti di dottorato, 6 borsisti, 3 titolari di assegno di ricerca/post-doc. È stato relatore di circa 80 tesi di Laurea quinquennali/magistrali.

È stato il supervisore di due flussi di scambio nell'ambito del progetto Socrates/Erasmus con il Linköping Institute of Technology, Svezia, e l'Université Louis Pasteur, Strasburgo, Francia ed è supervisore di un flusso Erasmus+ KA107 con la Seoul National University.

4. INCARICHI E SERVIZI

Andrea Neviani ha partecipato a diversi comitati editoriali:

2014 -- 2019: Technical Programme Committee della European Solid-State Circuits Conference (ESSCIRC).

2014: Tutorials & Workshop Chair di ESSCIRC 2014.

2008 -- 2017: IEEE Technical Committee on Circuits and Systems for Communication, e Circuits and Systems for Communications Review Committee of IEEE International Symposium on Circuits and Systems (ISCAS).

2010 -- 2012: Associate Editor per le IEEE Transactions on Circuits and Systems – I: Regular Papers.

2008 – 2010: Wireless Communication and Networking Topic Committee per la conferenza DATE.

2006: Technical Program Chair del 5th Analog Decoding Workshop.

Andrea Neviani ha servito come revisore per riviste e conferenze internazionali, tra cui: IEEE Journal of Solid-State Circuits, IEEE Transactions on Microwave Theory and Techniques, IEEE Transactions on Circuits and Systems I, IEEE Transactions on Semiconductor Manufacturing, IEEE Transactions on Very Large Scale Integration, IEEE Transactions on Electron Devices.

Da febbraio 2017 a febbraio 2023 è stato Coordinatore del Corso di dottorato in Ingegneria dell'informazione dell'Università di Padova.